Alla conferenza internazionale sui circuiti a stato solido, Sony e IBM hanno finalmente fornito i dettagli del tanto pubblicizzato processore "Cell".
Sebbene comunemente sia inteso come il processore che alimenterà la prossima console di gioco Playstation 3 di Sony, è chiaro che i partner intendono che il processore diventi il cuore di un'ampia gamma di applicazioni, dai dispositivi integrati fino a server.
Il prototipo misura 221 mm quadrati, è costruito su un processore da 90 nanometri e integra 234 milioni di transistor. I partner affermano che le versioni attuali del dispositivo funzionano fino a 4GHz.
La vera rivoluzione sta nel numero di core del chip. Il design di base è costituito da un core del processore PowerPC a 64 bit e otto core di elaborazione separati. Questi vengono definiti “elementi di elaborazione sinergici” o SPE. Utilizzando tecniche prese in prestito da I mainframe IBM noti come virtualizzazione, i core possono supportare più sistemi operativi e programmazione Modelli.
Il multicore è diventato la funzionalità indispensabile di quest'anno per i nuovi processori. Poiché i progettisti di chip si sono scontrati con problemi di surriscaldamento e con le leggi della meccanica quantistica, hanno dovuto farlo sono stati costretti ad abbandonare i tradizionali design single core e a muoversi verso un futuro multicore. Anche se AMD ha già offerte dual core e Intel promette Pentium dual core in futuro, nessuno dei due ha nulla di simile al Cell.
Il gruppo afferma che Cell può supportare più sistemi operativi, incluso Linux, operativo in tempo reale sistemi del tipo che si trovano nelle console di gioco come la Playstation e nei sistemi operativi guest specifici applicazioni contemporaneamente. Si dice che IBM, Sony e Toshiba stiano già parlando con programmatori open source per sviluppare una serie di strumenti di sviluppo per Cell. Ciò è destinato a riaccendere le voci secondo cui il sistema operativo sottostante della Playstation 3 sarà una qualche forma di Linux.
Il PowerPC a doppio thread funziona come processore di controllo per gli otto SPE a thread singolo. Le SPE sono ottimizzate per calcoli in virgola mobile, che sono vitali per tutto, dalle simulazioni grafiche in tempo reale sulle console di gioco fino alle applicazioni per supercomputer come il meteo previsione.
Il core PowerPC viene fornito con 32Kb di cache di livello 1 e 512Kb di cache di livello 2 mentre gli SPE hanno 256Kb di memoria cache ciascuno.
I core hanno un bus condiviso che sposta i dati dentro e fuori gli SPE, dice Suzuoki. I dati vengono trasferiti tramite memoria e controller I/O integrati nel chip stesso anziché richiedere un set di chip separato. Queste interfacce sono state progettate da RAMBus e utilizzano la tecnologia XDR (eXtreme Data Rate) dell'azienda a 3,2 GHz per la memoria e FlexIO a 6,4 GHz per l'I/O sul prototipo.
La prima apparizione commerciale del Cell sarà probabilmente la Playstation 3 il prossimo anno, quando la produzione potrebbe avvenire con un processo a 65 nm. È più che probabile che Apple esaminerà attentamente il chip per una nuova generazione di Mac. È probabile che IBM stia spingendo fortemente il Cell come base per futuri server e workstation.
